那曲檬骨新材料有限公司

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>編譯器/仿真器>

FPGA設(shè)計流程資料

大?。?/span>0.21 MB 人氣: 2018-01-16 需要積分:0

  FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。

  FPGA一般來說比ASIC(專用集成電路)的速度要慢,實現(xiàn)同樣的功能比ASIC電路面積要大。但是他們也有很多的優(yōu)點比如可以快速成品,可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力,所以這些設(shè)計的開發(fā)是在普通的FPGA上完成的,然后將設(shè)計轉(zhuǎn)移到一個類似于ASIC的芯片上。另外一種方法是用CPLD(Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)。

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?
      博彩投注| 皇冠国际现金投注网| 免费百家乐官网追号软件| 棋牌论坛| 圆梦城百家乐娱乐城| 百家乐官网顶尖高手| 菠菜百家乐官网娱乐城| 大发888大发888官网| 百家乐娱乐分析软件v4.0| 谁会玩百家乐官网的玩法技巧和规则| bet365提款要多久| 澳门百家乐玩法与游戏规则| 百家乐官网小钱赢钱| 百家乐官网有免费玩| 大发麻将| 3U百家乐游戏| 百家乐官网庄闲比| 太阳城百家乐官网的破解| 云顶平台| 德州扑克明星| 威尼斯人娱乐城动态| 百家乐路子| 环球百家乐现金网| 大赢家百家乐官网的玩法技巧和规则 | 二代百家乐破解| 91百家乐官网的玩法技巧和规则| 澳门百家乐官网下路写法| 外围赌球| ,| 香港六合彩开奖号码| 大发888游戏平台103| 东方太阳城三期琴湖湾| 百家乐资深| 百家乐注册18元体验金| 做生意开店风水| 五张百家乐官网的玩法技巧和规则| 百家乐官网赌场赌场网站| 百家乐官网赌场群| 凯旋门百家乐官网娱乐城| 大亨百家乐官网游戏| 百家乐官网怎样投注好|