那曲檬骨新材料有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

信號完整性基礎-串擾

電磁兼容EMC ? 來源:工程師說硬件 ? 2023-07-06 09:15 ? 次閱讀

01

**概述**

串擾:即兩條信號線之間的耦合引起的線上噪聲干擾。之前的文章咱們說過,傳輸線可以等效為一段段RLC模型。走線上存在電感,當走線上流過電流,就會產生磁場,磁場在臨近導體耦合,又會產生感應電動勢,從而產生感應電流。另外,兩導體間還會形成等效電容,當電壓變化時就會有電流耦合到臨近導體。

為了降低串擾帶來的影響,走線上通常要滿足3W原則,即兩根平行走線中心間距保持3倍線寬(一般要求串擾值在信號的5%以內)。

首先通過如下這個實驗,帶大家直觀地認識串擾:

wKgaomSmFdeAcD9CAAJ_InvPszA686.jpg

wKgaomSmFdeAci9ZAAF1ycbIZb0646.jpg

圖1、2 ADS仿真:串擾--3W線距驗證

02

**串擾影響因素**

影響串擾的因素有平行走線長度邊沿時間、介質、線間距阻抗反射等,下面將通過一列仿真實驗直觀地介紹其影響。

(1)對于有較長平行走線的區域,如果反射與串擾不能兼顧時,優先考慮串擾的影響。相同走線長度下,串擾帶來的插損影響要比阻抗不匹配大的多。

wKgZomSmFdeANKViAAKc01wLF10014.jpg

wKgaomSmFdeAabfOAAGjdJ10v9s088.jpg

圖3、4 ADS仿真:串擾和反射的影響對比

(2)在串擾到達飽和之前,增加平行走線長度會導致遠端串擾幅度增加。

wKgZomSmFdeAHKWGAAJxv-kaVVg155.jpg

wKgZomSmFdeAcFYUAADVSuxl5nE272.jpg
圖5、6 ADS仿真:不同長度平行走線下的串擾幅度對比(2W線寬)

(3)邊沿越陡,串擾幅度越大。

wKgaomSmFdeAcQrmAAIdugwO26M804.jpg

wKgZomSmFdeAU_ZmAAFM60qvwr0242.jpg

圖7、8 ADS仿真:信號邊沿對串擾幅度的影響

(4)信號層距離參考層越近,傳輸線和參考層耦合越緊密,臨近線串擾越小。

wKgZomSmFdeAKcPRAAGHdOWZ-f4167.jpg

wKgaomSmFdiAYxTqAADwEJZJkS0175.jpg

圖9、10 ADS仿真:到參考層的距離不同對串擾的影響

(5)如果線路中存在反射,反射的信號也會引起串擾。因此我們需要保證信號線阻抗的連續性,避免多次反射造成串擾的疊加。

wKgZomSmFdiAFsK4AAEbHQPF9pM283.jpg

wKgaomSmFdeAJfC8AADtBUYWzg0571.jpg

圖11、12 ADS仿真:阻抗不匹配增加串擾的影響

(6)兩根平行走線阻抗越小,串擾也越小。

wKgaomSmFdiAcxc6AAIE-yVmi9s178.jpg

wKgZomSmFdeAVa4AAAD2IDLAtMg519.jpg

圖13、14 ADS仿真:走線阻抗對串擾的影響

(8)信號線間距越大,串擾越小。概述中已演示案例,此處不在贅述仿真實驗了。

03

**近端串擾和遠端串擾**

串擾值測量通常在受害線的兩端,靠近源端的為近端(后向串擾),反之為遠端(前向串擾)。

容性耦合的能量會向遠端與近端傳輸,感性耦合則只朝著信號相反方向流動。因此,近端串擾的能量為容性與感性耦合之和(Ic+IL),而遠端串擾則為容性與感性耦合之差(Ic-IL)。如下為近端和遠端串擾的示意圖。

wKgZomSmFdiARzrtAAA4hoWLm4I746.jpg

wKgaomSmFdeAdH3FAAArwOpTrm4396.jpg

圖15、16 近端和遠端串擾示意圖

(1)信號在向前傳播的時候,近端串擾持續產生,方向跳變沿相同,幅度穩定后不變,波形寬度逐漸增加。

wKgZomSmFdiACoYjAAKhbPRLGow699.jpg

wKgaomSmFdiAY29PAADvpbdUOt8157.jpg

圖17、18 ADS仿真:不同走線長度的近端串擾

(2)遠端串擾隨著信號向前傳播,不斷疊加,幅度逐漸增強(不會無限制增加,有飽和點)。遠端串擾的波形寬度等于信號邊沿時間。

wKgZomSmFdiASaW9AAKuB6UONO8541.jpg

wKgaomSmFdiAeVedAAD4jPwo6MI251.jpg

圖19、20 ADS仿真:不同走線長度的遠端串擾





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 信號完整性
    +關注

    關注

    68

    文章

    1417

    瀏覽量

    95633
  • 耦合器
    +關注

    關注

    8

    文章

    727

    瀏覽量

    59863
  • ADS仿真
    +關注

    關注

    1

    文章

    71

    瀏覽量

    10506
  • RLC
    RLC
    +關注

    關注

    1

    文章

    116

    瀏覽量

    39024

原文標題:信號完整性基礎--串擾(一)[20230706]

文章出處:【微信號:EMC_EMI,微信公眾號:電磁兼容EMC】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    常見信號完整性的問題之PCB設計的原因與Altium Designer中的消除技術

    Altium中的信號完整性分析包括檢查信號上升時間,下降時間,提供終端方案和進行分析的能力。您還可以定義模型并設置規則和約束以及
    的頭像 發表于 08-25 15:50 ?9605次閱讀
    常見<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的問題之PCB設計<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因與Altium Designer中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>消除技術

    信號完整性仿真三個重點:信號質量、和時序

    信號完整性仿真重點分析有關高速信號的3個主要問題:信號質量、和時序。對于
    發表于 04-03 10:40 ?1599次閱讀

    信號完整性-的模型

    是四類信號完整性問題之一,指的是有害信號從一個線網傳遞到相鄰線網。任何一對線網之間都存在
    的頭像 發表于 09-25 11:29 ?1336次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型

    高速電路信號完整性分析與設計—

    高速電路信號完整性分析與設計—是由電磁耦合引起的,布線距離過近,導致彼此的電磁場相互影響
    發表于 09-12 10:31

    【連載筆記】信號完整性-和軌道塌陷

    情況即如多個信號經過接插件共用的返回路徑是一個引腳而不是一個平面。此時的感性耦合噪聲大于容耦合噪聲。感性耦合占主導地位時,通常這種歸為開關噪聲,地彈等。這類噪聲由耦合電感即互感產
    發表于 11-27 09:02

    基于Protel 99的PCB信號完整性分析設計

    時,必須考慮在需要的時候,信號能達到所必需的電壓電平數值,即信號具有良好的信號完整性
    發表于 08-27 16:13

    高速電路信號完整性分析與設計—

    高速電路信號完整性分析與設計—是由電磁耦合引起的,布線距離過近,導致彼此的電磁場相互影響
    發表于 10-06 11:10 ?0次下載

    信號完整性原理

    介紹信號完整性的四個方面,EMI,,反射,電源等。
    發表于 08-29 15:02 ?0次下載

    如何實現TMS320DM644x數字媒體系統芯片DMSo實施DDR2PCB布局

    本節提供了DDR2接口作為一個PCB設計和制造的時間規范規范。設計規則限制PCB軌跡長度、PCB跟蹤歪斜、信號完整性信號定時。這些規
    發表于 04-18 14:26 ?4次下載
    如何實現TMS320DM644x數字媒體系統芯片DMSo實施DDR2PCB布局

    如何實現在TMS320DM357數字媒體系統芯片DMS實施DDR2PCB布局

     本節提供了DDR2接口作為一個PCB設計和制造的時間規范規范。設計規則限制PCB軌跡長度、PCB跟蹤歪斜、信號完整性信號定時。這些
    發表于 04-18 16:45 ?8次下載
    如何實現在TMS320DM357數字媒體系統芯片DMS實施DDR2PCB布局

    PCB設計信號完整性問題分析

    信號完整性(S i gnal Integri ty,SI)是指信號信號線上傳輸的質量。對于數字電路,就是要信號在電路中能以正確的時序和電壓
    發表于 05-27 13:58 ?2033次閱讀
    PCB設計<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題分析

    高速電路信號完整性分析與設計—

    高速電路信號完整性分析與設計—
    發表于 02-10 17:23 ?0次下載

    信號完整性基礎--(二)

    本章我們接著介紹信號完整性基礎第三章節剩余知識。
    的頭像 發表于 01-16 09:58 ?2321次閱讀

    和反射影響信號完整性

    和反射影響信號完整性? 和反射是影響信號
    的頭像 發表于 11-30 15:21 ?624次閱讀

    信號完整性與電源完整性-信號

    電子發燒友網站提供《信號完整性與電源完整性-信號.pdf》資料免費下載
    發表于 08-12 14:27 ?0次下載
    百家乐博乐36bol在线| 88百家乐官网现金网| 百家乐官网真钱送彩金| 百家乐官网冼牌机| 香港六合彩曾道人| 娱乐城百家乐送白菜| 香港六合彩曾道人| 鲨鱼百家乐游戏平台| 利来百家乐的玩法技巧和规则| 香港六合彩报码| 赌场百家乐台| 迪威百家乐官网赌场娱乐网规则| 大发888方官下载| 百家乐赌王有哪些| 百家乐官网庄闲符号记| 大发888主页优惠| 百家乐官网网址官网| 大发888游戏平台客户端下载| 博彩百家乐官网字谜总汇| 威尼斯人娱乐城代理注册| 百家乐官网代理条件| 威尼斯人娱乐城好不好| 亚洲百家乐官网的玩法技巧和规则| 百家乐博彩的玩法技巧和规则| 澳门博彩网站| 百家乐赌博玩法技巧| 百家乐官网赢新全讯网| 伟博百家乐娱乐城| 棋牌百家乐有稳赚的方法吗| 真人百家乐官网分析软件是骗局| 澳门百家乐博| 百家乐破解秘籍| 属狗的和虎的做生意好吗| 五指山市| 日博娱乐城| 大赢家博彩网| 广东百家乐主论坛| 百家乐庄河闲的赌法| 真钱百家乐官网游戏大全| 九乐棋牌下载| 钱柜娱乐城现金网|